会場となる「Hilton Hawaiian Village」の宴会場フロアに設けられたVLSIシンポジウムの参加登録所。2018年6月のVLSIシンポジウムで筆者が撮影
半導体デバイス・プロセス技術と半導体回路技術に関する最先端の研究開発成果を披露する国際学会「VLSIシンポジウム(2022 IEEE Symposium on VLSI Technology and Circuits)」が、3年ぶりにリアルイベントとして2022年6月13日～17日に米国ハワイ州ホノルルのリゾートホテル「Hilton Hawaiian Village」で開催される(以降、本稿で記述する日時はすべて米国ハワイ時間)。
開催の2カ月ほど前である2022年4月22日にはシンポジウムの実行委員会によるオンラインの記者会見があり、2022年に開催されるVLSIシンポジウム(2022 VLSI)の概要が発表された。また5月中旬には公式Webサイトでプログラムが閲覧できるようになった。
そこで本コラムでは前回から、VLSIシンポジウムの見どころをスケジュールの順番に沿って説明している。前回は、月曜日(6月13日)と火曜日(6月14日)の見どころと注目すべき講演を紹介した。今回は、水曜日(6月15日)から金曜日(6月17日)までのハイライトを簡単に説明しよう。
すでに前回で述べたように、6月13日にはプレイベントであるショートコース(技術講座)、6月14日にはメインイベントである技術講演会(テクニカルカンファレンス)の初日と基調講演を実施する。続く6月15日は、技術講演会の2日目となる。
VLSIシンポジウム(2022 VLSI)の全体スケジュール。オンラインによる講演の視聴開始はリアルイベントの1週間後を予定する。視聴期限は未定である。2022年4月22日にオンラインで開催された記者会見の配布スライドから
キオクシアの超高密度3D NANDやTSMCの長寿命ReRAMなど
6月15日は、大量の技術講演セッションを予定する。朝8時過ぎから夕方の5時過ぎまで、6本の講演セッションが同時並列に進む。講演数があまりに多いので、注目講演は午前と午後に分けて紹介しよう。
午前は、3D NANDフラッシュメモリの高密度化技術(キオクシア)、屋外で使えるToF方式距離測定用イメージセンサー(凸版印刷など)、書き換え寿命の長いメガビット級抵抗変化メモリ(TSMC)、配線ピッチが18nmと狭い高密度配線技術(imec)、ラストレベルキャッシュの近傍配置用RISC-Vプロセッサ(Intel)などの発表に注目したい。
キオクシアは、従来は円形だったセルを半分に切って半円形にすることで面積密度を2倍近くに高める3D NANDフラッシュメモリ技術の進捗状況を発表する(講演番号T03-3)。浮遊ゲート(フローティングゲート)型セルを試作して4bit/セルの多値記憶を確認した。
凸版印刷などの共同研究グループは、晴天の屋外(10万ルクスの照明下)でも20mの距離で3次元距離測定が可能なハイブリッド間接ToF(Time of Flight)方式イメージセンサーを開発した(講演番号C05-2)。縦横方向の測定分解能はVGA(横640×縦480ポイント)。距離測定の精度は15cm未満と高い。最大測定可能距離は30mである。
TSMCは、書き換えサイクル寿命が長い埋め込み抵抗変化メモリ(ReRAM)技術を報告する(講演番号T05-4)。記憶容量がメガビット級の埋め込み不揮発性メモリを想定した。28nm世代の製造技術と誤り訂正(ECC)回路を使う。書き換えサイクル寿命は2bitのECCを利用した場合に50万サイクル、3bitのECCを利用した場合に100万サイクルである。
6月15日午前の注目講演。プログラムと報道機関向け資料からまとめたもの
imecは、配線ピッチが最小で18nmと狭い高密度多層配線技術を発表する(講演番号TFS2-3)。配線金属にはルテニウム(Ru)を採用し、サブトラクティブ法(配線を残すタイプのエッチング)によって加工する。ビアの加工には自己整合技術を駆使する。300mmウェハの配線形成ラインで26nmピッチから18nmピッチまでの2層配線構造を試作した。ビアと配線の間の絶縁電界強度は9MV/cmを超えた。
Intelは、ラストレベルキャッシュ(LLC)の近傍に配置することを想定したRISC-Vアーキテクチャの64bitプロセッサを開発した(講演番号C08-1)。プロセッサは8個のCPUコアを内蔵する。最大動作周波数は1.15GHz、シリコンダイ面積は1.92平方mm、製造技術はCMOS(「Intel 4」)である。
東芝は、体積が64ccと小さな全固体LiDAR受光モジュールを報告する(講演番号C09-2)。受光素子はSPAD(単一電子アバランシェダイオード)アレイである。走査画面の分解能は1,200×84画素、走査速度は30fps。オンチップの電圧制御回路によってSPADアレイのプロセスと温度のばらつきを補償した。機械式LiDAR並みの性能が得られたという。
東京工業大学は、位相同期アレイ整流器と回転対称アンテナ対による28GHz帯の無線電力送受信モジュールを試作した(講演番号C11-1)。64素子のモジュールによるEVM(誤りベクトル振幅)は送信モードが-30.1dB、受信モードが-39.7dBと低い(変調帯域は100MHz、変調方式は64値QAM)。
ルネサスのマイコン用MRAM、Samsungの2億画素イメージセンサーなど
15日の午後も、興味深い発表が少なくない。視線追跡機能を備えた超薄型カメラ(Rice Universityなど)、機械学習向けの超広帯域SRAM(TSMC)、誤り訂正機能を大幅に強化したHBM3準拠DRAMモジュール(Samsung Electronics)、22nm技術による32Mbitの埋め込みSTT-MRAMマクロ(ルネサス エレクトロニクス)、0.6μm角と小さな画素と2億画素と高い分解能を両立させたCMOSイメージセンサー(Samsung Electronics)などの講演が興味深い。
Rice UniversityとMeta Reality Labsは、人間の視線を追跡する機能を備えた超薄型カメラ「i-FlatCam」を共同で発表する(講演番号C12-2)。仮想現実感(VR)や拡張現実感(AR)などのメガネやゴーグルなどへの応用を想定した。カメラの撮像速度は253フレーム/秒(fps)と高い。撮影フレーム当たりの消費電力エネルギーは91.49μJである。240フレーム/秒で撮影すると、消費電力は単純計算で22mWとなる。
カメラの寸法は縦6.7mm×横8.9mm×奥行き1.2mm。レンズを使わず、イメージセンサーの前に光学フィルタのマスクフィルムを置くことでカメラを薄くした。光学フィルタを通過した撮影画像(符号化された画像)から、計算によって撮影画像を再構成する。
TSMCは、消費電力当たりの転送速度が135.6(Tbps)/Wときわめて高いSRAMマクロを報告する(講演番号C12-3)。機械学習ハードウェアでメモリアクセスを高速化することを想定した。2本の読み出しポートと2本の書き込みポートを備える12トランジスタのSRAMセルを開発した。製造技術は6nm世代のFinFET技術である。動作電圧は最小で335mVと低い。
Samsung Electronicsは、誤り訂正機能を大幅に強化したHBM3準拠DRAMモジュールを開発した(講演番号C15-1)。1個の16bitワード誤りと、2個の1bit誤りを同時に訂正できる。誤り訂正回路(ECC回路)はDRAMダイごとにオンチップで内蔵した。8Gbps/ピンと従来(5Gbps/ピン)よりも60%高いデータ転送速度を実現した。モジュール全体の転送速度は1,024GB/sに達する。
ルネサス エレクトロニクスは、ハイエンドのマイクロコントローラに埋め込むことを想定したSTT-MRAM技術を発表する(講演番号C15-3)。22nm技術で32MbitのMRAMマクロを試作した。書き込み速度は5.8MB/sとかなり高い。
Samsung Electronicsは、画素数が2億画素と非常に多く、画素寸法が0.6μm角と小さなCMOSイメージセンサー技術を報告する(講演番号T08-4とT08-5)。飽和容量(FWC)は1万e-とかなり大きい。垂直転送ゲートを従来のシングルゲートから今回はデュアルゲートに増やすことでFWCを60%高めた。色フィルタと光学構造を工夫して感度とSN比を向上させている。
6月15日午後の注目講演。プログラムと報道機関向け資料からまとめたもの
15日の夜には、夕食会(バンケット)を予定する。参加登録料には、バンケットのチケットが含まれる。なお、家族でハワイを訪れている参加登録者のため、同伴者のチケットが別に販売されている(参加登録時にオプションで購入できる)。
容量変化型の不揮発性メモリ技術、パッケージレベルのシリコンフォトニクスなど
6月16日は、技術講演会の最終日となる。前日に比べると技術講演セッションの数は減るものの、それでも午前は5本、午後は4本の講演セッションが同時並列に進行する。そこで木曜日も、注目講演は午前と午後に分けて紹介していく。
木曜日の午前は、静電容量の変化をデータとする不揮発性メモリ技術(National University of Singapore)、3nmノードにGAA(ゲートオールアラウンド)タイプのFETを採用した先端ロジックのスタンダードセル設計(Samsung Electronics)、FPGAダイと光送受信チップレットを1つのパッケージに封止したシリコンフォトニクス(Intelなど)などの発表に注目したい。
National University of Singaporeは、静電容量の変化をデータとする不揮発性メモリ技術を発表する(講演番号T09-2)。記憶素子には強誘電体キャパシタを採用した。記憶容量が1Kbitのクロスポイントアレイを試作し、読み出しと書き込みの動作を確認した。
Samsung Electronicsは、3nmノードにGAA(ゲートオールアラウンド)タイプのFETを採用した先端ロジックのスタンダードセル設計手法を報告する(講演番号T10-1)。GAA FETと金属多層配線の接続にはローカル配線(MOL:middle of the line)を採用した。寄生抵抗と寄生容量の低減、信頼性の維持が必須だとする。また論理回路の動作速度を向上させる新型フリップフロップを開発した。
SOITECとimecの共同研究グループは、次世代ロジックのスタンダードセルを縮小させるのに適したFET構造を検討した(講演番号T10-2)。セルの高さは4トラック、最小配線ピッチは18nmといった条件を前提とする。ナノシート(NS)構造とフォークシート(FS)構造は4トラックの高さに適さない。コンプリメンタリFET(CFET)が性能とコストのバランスに優れていると結論した。
TSMCは、シリコンダイを3次元積層して高密度に接続するSoIC技術の強化版「SoIC_H」を発表する(講演番号JFS3-3)。SRAMダイを4枚積層したモジュールやDRAMダイを12枚積層した高速DRAMモジュール「HBM」などに適用した。
IntelとAyar Labsの共同研究グループは、FPGAダイと光送受信チップレット(ミニダイ)を1つのパッケージに封止したシリコンフォトニクス技術を報告する(講演番号JFS3-4)。14nm技術で製造したFPGAダイと5個の光送受信チップレットを同一のパッケージに封止した。データ転送速度は5.12Tbpsと高い。
6月16日午前の注目講演。プログラムと報道機関向け資料からまとめたもの
次世代高密度MRAM、低消費高密度SRAMなど
16日の午後は、スピン軌道トルク(SOT)方式のMRAM(TSMCなど)、電子回路と光回路を集積する光インターポーザ(POET Technologyなど)、エネルギー効率を高めた60Kbitの高密度SRAMマクロ(Intel)、読み出しと書き込みの消費電力を半減させるSRAM技術(Meta)が興味深い。
TSMCとITRI(Industrial Technology Research Institute)の共同研究グループは、スピン軌道トルク(SOT)方式MRAM技術で8Kbitの不揮発性メモリを試作した結果を述べる(講演番号T11-3)。現在の大容量MRAM技術であるスピントルク注入(STT)方式には、読み出し動作でも磁気トンネル接合(MTJ)を電子が通過するので、書き換え寿命を伸ばしにくいという課題がある。SOT方式は読み出し動作でMTJを電子が通過しないので、原理的にはSTT方式に比べると書き換え寿命を伸ばしやすい。
試作したSOT方式MRAMのスイッチング時間は1nsと短い。スイッチング電流密度は68MA/平方cm(MTJの大きさを100nm角として単純計算すると0.068mA)。データ保持期間は10年以上。書き換えサイクル寿命は7×10の12乗サイクルと長い。
POET TechnologyとNUS(National University of Singapore)の共同研究グループは、半導体の電子回路と光回路をウェハスケールでハイブリッド集積する光インターポーザ技術を説明する(講演番号T12-1)。CMOS技術でシリコンウェハに簡単な電子回路と電気配線層、光導波路を作り込んだ。シリコンの大規模集積回路と化合物半導体の光デバイスはウェハにフリップチップ接続する。半導体レーザーと光変調回路を搭載した試作モジュールは400Gbpsの光信号を送受信できた。
Intelは、次世代プロセス「Intel 4」で製造する低消費SRAMマクロを開発した(講演番号C24-1)。6個のトランジスタで1個のセルを構成(6Tセル)。従来の6Tセルに比べてメモリアクセスの消費エネルギーを2割と大幅に下げた(8割の削減)。セル面積は0.03平方μmと、従来の6Tセルに比べると25%ほど増加した。
Metaは、読み出しと書き込みの消費電力を半減させるSRAM技術を報告する(講演番号C24-3)。AR/VR(拡張現実感/仮想現実感)デバイス向け。腕の動きを検出する腕輪型の筋電センサー用システムオンチップ(SoC)に埋め込むSRAMを想定した。この用途ではSRAMアクセスはランダムアクセスではなく、シーケンシャルアクセスが主体になる。そこでシーケンシャルアクセスでの動作回数を最小化したSRAM回路を設計した。7nm技術で1MバイトのSRAMマクロを試作し、動作時の消費電力を評価した。読み出し消費電力は52%減、書き込み消費電力は58%減と半分以下に低減できた。
16日午後の注目講演。プログラムと報道機関向け資料からまとめたもの
ワークショップで半導体製造における機械学習の利用などを議論
16日の夜は、ワークショップ(少人数の研究会)が開催される。技術講演会ではあまり取り上げられない、6件のテーマについてスピーカーと聴衆が議論する。技術分野のテーマ(要点の和訳)は「半導体プロセス開発と製造装置開発に機械学習を応用する」と「異種集積化によってスケーリングを推進するための材料とプロセスの課題」、回路分野のテーマは「ミリ波レーダーの最近の進歩：製造から回路、パッケージングまで」と「オープンソースのチップ設計における次世代のエコシステム」、「IoT向けアナログ回路」、技術と回路の合同テーマは「量子コンピューティング向け極低温エレクトロニクス」である。
金曜フォーラムでインフラと半導体の関わりを講演
17日にはポストイベント(メインイベントの後にくるサブイベント)を予定する。「金曜フォーラム(Friday Forum)」と呼ぶ、共通のテーマに基づく講演会である。今回のテーマは「インフラを支えるVLSIとVLSIのインフラ(VLSI for infrastructure and infrastructure for VLSI)」である。
金曜フォーラム「インフラを支えるVLSIとVLSIのインフラ(VLSI for infrastructure and infrastructure for VLSI)」の概要。2022年4月22日にオンラインで開催された記者会見の配布スライドから
金曜フォーラムの講演一覧。公式Webサイトから抜粋したもの
このほかにも興味深い講演が少なくない。特に興味深かった発表はレポートなどで改めてご報告したいので、期待されたい。
コメント