Zen 4 Raphael 6 nm client I/O die:
– 128b DDR5 PHY + 32b for ECC (8b per 32b channel)
– 2x GMI3 Ports, 3x CCDs are not possible. :p
– 28x PCIe 5, Zen1/2/3 cIOD had 32x PCIe lanes.
So AMD reduced the waste for the client market.
– Really just one RDNA2 WGP, 128 Shader “Cores”https://t.co/bkqdVvhgrnpic.twitter.com/erYxTw1p8h— Locuza (@Locuza_)March 4, 2023
AMDがISSCC 2023において、Zen 4のI/Oダイ画像を共有したとして、Locuza氏(@Locuza_)が5日に分析画像を公開した。
これによれば、2基の2×40bit DDR5 PHY(128bit DDR5 PHY+32bit ECC)、28レーンのPCI Express 5.0、1基のRDNA2 WGP(Workgroup Processor)などを搭載。CPUとI/Oダイを接続するGMI3は2基で、3 CCDの構成はとれないとしている。そのほか、AV1デコード対応のVCN 3.1.2、ディスプレイコントロール用のDCN 3.1.5とみられるブロックなども確認できるという。
コメント