Snapdragon 8 Gen 2シリコンダイのフロアプラン。Qualcommが2022年11月に発表したSnapdragon 8 Gen 2の公表資料から。なお、シリコンダイ寸法は公表していない
Qualcommの子会社で半導体デバイスの開発企業であるQualcomm Technologies(以下Qualcomm)は、ハイエンドモバイルプロセッサ「Snapdragon 8 Gen 2」向けにTSMCと共同開発した4nm FinFETロジックプロセスの技術概要を、国際学会「VLSIシンポジウム」(2023年6月13日～15日開催)で公表した(講演番号および論文番号T6-2)。
Snapdragon 8 Gen 2は、Qualcommが2022年11月に発表した5G対応ハイエンドスマートフォン向け大規模SoC(System on a Chip)である。CPUコア(オクタコア)、GPUコア、DSPコア、画像処理(ISP)コア、5G(ミリ波およびSub-6対応)モデムコア、セキュリティコア、センサーハブコアなどを搭載した。
Snapdragon 8 Gen 2シリコンダイのフロアプランと主要なIPコアの説明。Qualcomm TechnologiesがVLSIシンポジウムで発表した論文から(番号T6-2)
CPUコアは、最大動作周波数が3.36GHzのハイエンドコア(Cortex-X3)、同2.8GHzのミッドレンジコア(Cortex-A715×2とCortex-A710×2)、同2.0GHzのローパワーコア(Cortex-A510×3)で構成されており、Qualcommでは順に、プライムコア、パフォーマンスコア、エフィシェンシーコアと呼称される。CPU用のキャッシュは3次キャッシュまで装備した。3次キャッシュの記憶容量は8Mバイト(共有キャッシュ)である。
CPUコアのフロアプラン。Qualcommが2022年11月に発表したSnapdragon 8 Gen 2の公表資料から。なおこの資料ではプライムコアの動作周波数が3.2GHzと、VLSIシンポジウムで発表した3.36GHzよりも少し低い
スタンダードセル面積を25%、SRAMセル面積を20%削減
4nmプロセスの概要と性能は、従来製品である「Snapdragon 888」の5nmプロセスと比較した。いずれもトランジスタはFinFETである。
5nmプロセスと4nmプロセスの比較。QualcommがVLSIシンポジウムで発表した論文から(番号T6-2)
まずはトランジスタとスタンダードセルで5nmプロセスと4nmプロセスの概要を比べよう。トランジスタのチャンネルは5nmプロセスがシリコンチャンネル、4nmプロセスがハイブリッド(SiGe)チャンネルである。ハイブリッドチャンネルはMOS FETの高速化に寄与する。
ゲートコンタクトの位置は5nmプロセスが従来と同じ素子分離領域であるのに対し、4nmプロセスではアクティブ領域にコンタクトを形成した。アクティブ領域にコンタクトを形成することで、トランジスタを小型化した。
スタンダードセルの素子分離は、5nmプロセスが絶縁膜による分離、4nmプロセスが「CNOD(Continuous Diffusion)」とダミーゲートバイアスによる分離である。拡散領域を区切らないので、スタンダードセルの面積が減る。
リソグラフィにはいずれもEUVリソグラフィを採用した。最小配線ピッチは5nmプロセスが36nmであり、EUV露光のシングルパターニングで加工した。一方、4nmプロセスの最小配線ピッチは27.4nm(講演スライド、論文では28nm)とかなり狭い。EUV露光のダブルパターニングを新たに採用した。
スタンダードセル面積の目安となる「ゲートピッチ×最小配線ピッチ」で比較すると、4nmプロセスは5nmプロセスと比べて25%ほど小さくなった。またSRAMセルの面積は20%ほど削減できた。
基本回路の動作周波数は15%向上し、リーク電流は半分に減少
基本回路であるリング発振器の性能を5nmプロセスと4nmプロセスで比較した。4nmプロセスはリング発振器の動作周波数が15%向上するとともに、リーク電流が半分に減少した。
SRAMセルの性能も同様に比較した。4nmプロセスはSRAMセルの動作周波数が10%向上するとともに、リーク電流が3分の1以下(約3割)と大幅に低くなった。
リング発振器とSRAMセルの性能を5nmプロセスと4nmプロセスで比較。QualcommがVLSIシンポジウムで発表した論文から(番号T6-2)
CPUコアの性能は25%、GPUコアの性能は100%向上
IPコアレベルでの性能も比較した。Snapdragon 8 Gen 2では、同一消費電力のときで、Snapdragon 888と比べてCPUの性能は25%向上し、GPUの性能は100%向上した。チップセットのバッテリ寿命は、約22%延びるとする。
性能ばらつきでは、4nmプロセスは電圧ばらつきが5nmプロセスの半分に減り、リーク電流のばらつきが約15%縮まった。
次期Snapdragon向け第2世代4nmプロセスを一部明らかに
今回の発表では、第2世代の4nm FinFETプロセスの試作性能についても言及した。第2世代の4nmプロセスは、2023年の秋に発表される次期Snapdragon製品(Snapdragon 8 Gen 3)に採用されるとみられる。
第2世代の4nmプロセスではリング発振器の動作周波数が4%向上した。また配線工程の低層ビア(V0とV1)の抵抗を減らした。V0の抵抗値は21%減少し、V1の抵抗値は23%減少した。
第1世代と第2世代のFinFETプロセスで試作したCPUコアの性能。縦軸は動作電圧、横軸はリーク電流。QualcommがVLSIシンポジウムで発表した論文から(番号T6-2)
試作したCPUコアの動作電圧は、同一のリーク電流と動作周波数という条件で、25mVほど下げられたとする。データを見る限り、第2世代の4nm FinFETプロセスはまだ成熟していないとの印象を受けた。次期製品の発表は2023年11月とみられるが、それまでには、性能がさらに向上することを期待したい。
コメント