富士通株式会社および国立大学法人大阪大学量子情報・量子生命研究センターの研究チームは23日、量子エラー訂正に必要な物理量子ビット数を大幅に低減することで量子コンピュータの実用化を飛躍的に早められる技術「高効率位相回転ゲート式量子計算アーキテクチャ」を確立したと発表した。
従来の誤り耐性量子計算アーキテクチャを採用した量子ゲートコンピュータ(FTQC)では、量子エラー訂正に大量の物理量子ビットが必要。そのビット数が今後1万程度に到達した段階でも計算可能な規模は極めて小さいため、100万以上の物理量子ビットを持つ量子コンピュータでなければ、現行のコンピュータの計算性能を超えることが難しく、実用化が困難とされてきた。
今回研究チームが確立した高効率位相回転ゲート式では、この位相回転操作を高効率で実行する位相回転ゲートを世界で初めて導入。任意の角度を直接指定して位相回転する操作を実行することで、物理量子ビットを従来の10分の1以下に低減するとともに、任意回転の実行にかかるゲート操作回数を従来の20分の1程度に低減できる。さらに、このアーキテクチャにおける量子エラー確率は従来の約8分の1まで抑え込めるとし、高精度な計算が可能だという。
このアーキテクチャにより、1万物理量子ビットに対して64論理量子ビットの量子コンピュータの構築を実現し、計算性能は現行のコンピュータの最高性能の約10万倍相当になるという。つまり、従来の10分の1以下という大幅に少ない物理量子ビットで、現行のコンピュータを超える計算性能を実現できるため、“本格的な量子コンピュータの到来を飛躍的に早めることができる”としている。
コメント