JEDECは、HBM(High Bandwidth Memory) DRAMの次期バージョンにあたる「HBM3」に関する仕様書「JESD238」を公開した。
HBM3ではHBM2のピンあたりのデータレートを2倍に相当する6.4Gbpsに拡張し、デバイスあたり819GB/sを実現。独立チャネル数も8基から16基に増やし、チャネルごとに2つの疑似チャネルを持つ構成のため、実質32チャネルをサポートする。
また、高さ4/8/12のTSVスタックをサポートし、将来的に高さ16 TSVスタックへの拡張性も確保。層あたりの容量密度も8Gbから32Gbとし、デバイスあたりの容量は4GBから64GBまでをサポートできる。なお初期のHBM3製品は16Gbメモリ層になるとしている。
このほか、高度なプラットフォームレベルRAS(Reliability Availability Serviceability)に対応するため、強力でシンボルベースのECCオンダイ・リアルタイムエラー/透明性レポートを導入。ホストインターフェースで低スイング(0.4V)信号を使用し、1.1Vの動作電圧によりエネルギー効率を向上させるとしている。
コメント