半導体集積回路の最先端技術が披露される国際学会「ISSCC(International Solid-State Circuits Conference)」が、3年ぶりにリアルイベントとして開催される。2020年2月に米国カリフォルニア州サンフランシスコで開催されたのを最後に、2021年と2022年はCOVID-19(新型コロナウイルス感染症)の影響により、フルバーチャルで実施された。特に2022年はリアルイベントを予定していたものの、COVID-19の変異株(オミクロン株)による感染拡大によって開催の直前になってフルバーチャルに切り換えたという経緯がある。
半導体の研究開発コミュニティにとって2023年のISSCC(「ISSCC 2023」と表記することが多い)は、待望のリアル開催とも言える。会場は3年前と同じ、サンフランシスコのMarriott Marquisホテルである。会期(米国太平洋標準時)は2023年2月19日～23日を予定する。また参加枠としてはリアルイベントだけでなく、オンデマンドで講演を視聴できるバーチャルイベントの参加枠を用意した。いわゆる「ハイブリッドイベント」となる。
ここで少しだけISSCCの位置づけについてふれておこう。ISSCCは、最先端の半導体回路技術に関する世界最大規模かつ世界最高水準の国際学会として半導体業界では良く知られている。講演会場では、約200件に達する次世代半導体チップの開発成果が披露される。具体的には、プロセッサ、メモリ、無線通信、有線通信、高周波、デジタル信号処理、イメージセンサー、アナログなどが登場する。参加登録者は約3,000名に達する。
国際学会の格式を決める指標の1つに「採択率(採択論文数/投稿論文数)」がある。採択率が50%以下の学会は、一般的にかなり格式が高いとされる。ISSCCの採択率は近年33%前後で推移しており、採択率がかなり低い。採択されること自体が、研究開発成果が一定の評価を得たことを意味する。もちろん学会の格式は採択率だけは決まらない。代々の関係者による長年の努力と工夫が、半導体回路の研究開発コミュニティでは最高水準の国際学会であるとの共通認識を維持してきたといえよう。
18カ国・地域から厳選された198件の研究成果が集結
ここからは、今回のISSCC(ISSCC 2023)について事前に公表されている内容を簡単に紹介していく。始めは「採択率」である。投稿論文数(ISSCCでの発表を申請した論文の数)は629件、採択論文数(ISSCCの発表機会を得た論文の数)は198件、採択率は31.4%となった。いずれも最近の傾向とほぼ変わらない。世界全体では18の国・地域が研究成果を発表する。
地域別(北米、アジア、欧州)の採択件数は、北米が42件、アジアが129件、欧州が27件である。地域別の比率は、2015年～2022年までは北米とアジアが4割前後、欧州が2割前後で推移してきた。ところが2023年は北米が2割に大きく減少し、アジアが6割強(65%)と大きく増えた。この大きな変化が一時的なものかどうかが注目される。なお欧州は14%と減少している。
2月20日～22日の3日間で200件を超える講演を予定
ISSCC 2023の全体スケジュールは、前回のリアルイベントだったISSCC 2020とほぼ同じ進行となった。5日間の会期を、日曜日のプレイベント、月曜日～水曜日のメインイベント(技術講演会)、木曜日のポストイベント(サブイベントの後半)に分けて実施する。
技術講演会(テクニカルカンファレンス)の参加登録料金は正規料金が850ドル(主催団体であるIEEEの会員価格)あるいは1,190ドル(非会員)とかなり高額である。なお早期割引や学生割引(半額)などの割引があるので、早めの登録を勧めたい。またサブインベントは別料金であり、学生割引はあるものの、早期割引は設けられていない。
基調講演ではプロセッサ、ミックスドシグナル、欧州の復権、産業への5Gの影響がテーマ
メインイベントの始まりを告げる恒例の基調講演は2月20日の午前に実施される。4件の招待講演を予定する。始めは大手マイクロプロセッサベンダーのAMDで最高経営責任者(CEO)を務めるLisa Su氏が「Innovation for the Next Decade of High-Performance Computing(高性能コンピューティングの今後10年に向けたイノベーション)」と題して講演する。
続いて東京工業大学名誉教授兼テックイデア代表取締役の松澤昭氏が、「Shape the World with Mixed-Signal Integrated Circuits – Past, Present, and Future(ミックスドシグナルICの過去、現在、未来と同ICが作る世界)」のタイトルでミックスドシグナルの将来を展望する。それからimecおよびKU Leuvenでエグゼクティブバイスプレジデントおよび最高戦略責任者(CSO)を務めるJo De Boeck氏が、「EU Chips Act drives pan-European full-stack innovation partnerships(欧州の半導体チップ競争力を高める「EU Chips Act」)」の演題でEUが半導体競争力を強化する施策を解説する。
最後は、大手通信機器メーカーEricssonでシニアバイスプレジデント兼最高技術責任者(CTO)を務めるErik Ekudden氏が「5G drives exponential increase in processing needs across all industries(5G移動体無線が全産業の処理能力向上を急激に促す)」と題して講演する。さまざまな産業が要求する処理能力が、第5世代(5G)移動体無線システムの登場によって指数関数的に増大するという。
AMDが最新CPUコア「Zen 4」の技術概要を発表
ここからは、技術講演会のハイライトを紹介していこう。一般講演のセッションは招待講演セッションを除くと31に達する。31のテーマがあるということだ。すべての分野を紹介することは困難なので、本稿では「プロセッサ」、「メモリ」、「イメージセンサー」の3つの分野に限定する。どうかご容赦されたい。
始めは「プロセッサ」分野のハイライトを見ていく。まず注目すべきは、AMDが最新CPUコア「Zen 4」の技術概要を発表することだろう(講演番号2.1)。x86互換の64bit CPUコア「Zen」シリーズの第4世代品であり、5nmのFinFETプロセスで製造する。前世代の「Zen 3」と比べてIPC(クロック当たりの処理命令数)を13%高めた。動作周波数は最大5.7GHzで前世代から16%増えた。8個のCPUコアを内蔵するプロセッサ(チップレット)のシリコンダイ面積は55平方mmとかなり小さい。
MediaTekが開発したゲーミングスマートフォン用SoC(System on a Chip)の技術発表も興味深い(講演番号2.2)。5Gスマートフォン向けで、トライギアCPUコアやGPUコアなどを内蔵する。4nmのFinFETプロセスで製造したダイの面積は110平方mm。CPUの最大動作周波数は3.35GHzである。オンチップセンサー群による電力推定とタスクの再配置によって許容温度を10℃上昇させ、より高い演算性能を実現した。
National Taiwan Universityほかの研究グループは、遺伝子解析に使われる次世代シーケンサー(NGS)向けのゲノム解析アクセラレータを発表する(講演番号2.4)。TSMCの28nm CMOSプロセスで製造したダイの面積は16平方mmと小さい。動作周波数は400MHz(電源電圧0.9V)である。クラウドベースのゲノム解析と比べ、スループットは59倍とはるかに高い。
このほかKAISTが、モバイルデバイスで3次元仮想空間をリアルタイム構築する3D NeRF(Neural Radiance Fields)プロセッサ「MetaVRain」の開発概要を報告する(講演番号2.7)。3次元モデルの構築に必要とする消費電力はGPU/TPU処理に比べ0.05%とはるかに低い。3次元モデルの生成速度は最大118フレーム/秒である。製造技術は28nmのCMOS。
5bit/セルの超多値記憶技術で20Gbitを超えるデータを1ミリ角に収容
「メモリ」分野では、3D NANDフラッシュメモリの開発成果が目立つ。Intelは、記憶密度が23.3Gbit/平方mmと過去最高を更新した3D NANDフラッシュメモリを報告する(講演番号28.1)。192層の3D NAND技術と5bit/セルの超多値記憶技術を駆使した。試作したシリコンダイの記憶容量は1.67Tbit、面積は73.3平方mmである。
SK hynixは、300層を超える3D NAND技術とTLC(3bit/セル)多値記憶技術によって20Gbit/平方mmを超える記憶密度を実現した(講演番号28.2)。試作したNANDフラッシュメモリの記憶容量は1Tbitである。
DRAMでは、Samsung Electronicsが入出力ピン当たりの転送速度が6.4Gbpsと高く、記憶容量が24Gbitと大きなDDR5 SDRAMを開発した(講演番号28.7)。ダイ面積は71.8平方mm/チャンネル。電源電圧は1.1Vである。
SK hynixは、セキュリティと信頼性を強化した16GbitのDDR5 SDRAMを発表する(講演番号28.8)。確率的攻撃者追跡、リフレッシュ管理、ロウハンマー追跡、マルチステップのプリチャージ、コアのバイアス電圧変調などによってロウハンマーの不良発生確率を従来の14.5分の1と大幅に低減した。
EVSとCISのハイブリッドセンサーが続出
「イメージセンサー」分野では、イベントベースビジョンセンサー(EVS)とCMOSイメージセンサー(CIS)の両方を備えたハイブリッドセンサーの開発成果が相次いで発表される。OmniVision Technologiesは、1,500万画素のCISと100万画素のEVSのハイブリッドセンサーを開発した(講演番号5.1)。3枚のウェハを積層して作る。EVSの読み出し速度は4.6Gイベント/秒と高い。
ソニーセミコンダクタソリューションズは、画素寸法が1.22μmの3,560万画素のRGBセンサーとEVSのハイブリッドセンサーを発表する(講演番号5.2)。イベントセンシング用画素のピッチは4.88μm。EVSの読み出し速度は1万イベントフレーム/sである。ランダム雑音は1.57e-と低い。
ソニーセミコンダクタソリューションズはさらに、画素寸法が2.97μmと小さなEVSの開発成果を報告する(講演番号5.3)。イベント検出モードの読み出し速度は1.412Gイベント/sとかなり高い。強度検出モードのFWC(飽和容量)は1万600e-、読み出し雑音は2.6e-である。
Samsung Electronicsは、画素寸法が1.28μmの5,000万画素CISを発表する(講演番号5.4)。1画素に寸法が0.64μm角のフォトダイオード4つを割り当てることでFWC増加と雑音低減を両立させた。FWCは2万e-と大きく、ランダム雑音は0.98e-と低い。
メインイベントの技術講演会は上記のほかにも、興味深い発表が少なくない。諸事情により筆者はオンデマンド参加となったが、個々の講演概要については改めて報告したいので、ご期待されたい。
コメント