【福田昭のセミコン業界最前線】「次世代」が外れた最新不揮発性メモリ「MRAM」の製品と技術

PC Watch

次回は韓国ソウルで2024年5月に開催

 半導体メモリ技術の研究開発に関する国際学会「国際メモリワークショップ(2023 IEEE 15th International Memory Workshop(IMW 2023))」が、米国カリフォルニア州モントレーで2023年5月21日~24日(米国太平洋時間)に開催された。最終日である24日には、チェアパーソンによる恒例の閉会挨拶が実施された。

 閉会挨拶では参加登録者数と、次回の開催日程を公表することが恒例となっている。参加登録者数は158名と、近年では最も少ない参加者数となった。ただし前年にドイツのドレスデンでハイブリッド開催されたIMW 2022では、リアルイベントの参加者が92名ときわめて少なかった。リアルイベントの参加者数だけで見ると、前年を大きく上回ったとも言える。

 参加登録者を地域別にみると、アジア(日本を含む)が40%、米国が38%と多くを占める。欧州は20%、そのほかの地域は2%である。

参加登録者数の推移(2014年~2023年)。チェアパーソンによる閉会挨拶から

参加登録者の地域別比率とチュートリアル(21日にプレイベントとして開催)の参加登録者数。チェアパーソンによる閉会挨拶から

 過去、国際メモリワークショップは初回(2009年)の米国(カリフォルニア州モントレー)から、アジア、米国、欧州、米国、アジア、米国という順番で開催されてきた。隔年で米国開催、隔年でアジアまたは欧州で開催、という順序である。前年(2022年)は欧州開催、今年(2023年)は米国開催だったので、次回(2024年)はアジア開催となる。

 アジア開催では過去、韓国・ソウル、台湾・台北、日本・京都の順番で開催地が変化してきた。来年の開催地は韓国のソウル、日程は2024年5月12日~15日を予定している。

次回の予告とチェアパーソンの一覧。次回のIMWは2024年5月に韓国のソウルで開催される。チェアパーソンによる閉会挨拶から

IMWの開催地一覧(2009年~2024年)。2023年までは実績、2024年は予定。過去の資料などを基に筆者がまとめた

15年を超える磁気抵抗メモリ(MRAM)の商品実績

 ここからは技術講演会(テクニカルカンファレンス)の注目講演を紹介しよう。技術調査会社TechInsightsのJeongdong Choe氏が磁気抵抗メモリ(MRAM)の技術と製品について詳しく調査した内容の一部をキーノート講演で公表した(講演番号および論文番号は1.2)。大変興味深い内容だったので、その概要をご報告したい。

 NANDフラッシュを除いた不揮発性メモリの研究開発では、「次世代不揮発性メモリ」と呼ばれる主に3種類のメモリ技術に比較的大きなリソースが割かれてきた。MRAM、相変化メモリ(PCM)、抵抗変化メモリ(ReRAM)である。いずれもDRAMに伍する高い記憶密度と、NANDフラッシュメモリよりも短いランダムアクセス時間を原理的な特長とする。特にMRAMは2006年7月にFreescale Semiconductor(当時)が初めて量産を開始して以降、競合他社も相次いで製品を上梓してきた。MRAMはもはや、「次世代」(次に来るメモリ製品)とは呼びづらい。最新の不揮発性メモリ「製品技術」、と言えよう。

現在は主に4社がMRAM製品を提供中

 キーノート講演でChoe氏は、MRAM製品を提供しているベンダーを4社挙げ、代表的な製品あるいは応用品を一覧表にまとめて見せていた。老舗であるEverspin Technologies(Freescaleから2008年に分離独立)に始まり、Avalanche Technology(以降はAvalancheと表記)、Samsung Electronics(以降はSamsungと表記)、TSMCが現在は商品化の実績を有する。

MRAMの代表的な製品の例。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から

 一覧表の内容を簡単に説明すると、左からSamsung、Avalanche、Everspin Technologies(以降はEverspinと表記)、TSMCの順番となる。メモリ製品には大別すると単体メモリと埋め込みメモリがあり、Everspinは単体メモリ、そのほかの3社は埋め込み磁気抵抗メモリ(eMRAM)の製品化例を挙げた。

 ここで取り上げたMRAM製品はいずれも、スピントルク注入による書き換えと垂直磁気記録の磁気トンネル接合(MTJ)を組み合わせた技術(pSTT-MRAM技術)を採用している。MRAM技術の中では記録密度をもっとも高くできる方式だ。

単体MRAMを第1世代から第4世代まで開発してきたEverspin

 単体メモリの開発を20年以上に渡って継続してきたのが、Everspinである。継続した研究開発によって新しい世代のMRAMを数年ごとに開発してきた。最新世代は、2019年に開発を完了させた第4世代品である。

Everspinが開発してきたMRAMの世代と概要(上)、メモリセル断面と磁気トンネル接合(MTJ)素子の電子顕微鏡観察像(下)。なお300mmウェハで製造する第2世代品からは、製造技術の支援と生産をGLOBALFOUNDRIESが担っている。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から

 Everspinの研究開発実績は、高密度化と大容量化の歴史とも言える。最初の製品である第1世代(2006年開発)は製造技術が180nmおよび90nmと比較的緩く、記憶容量は128Kbit~16Mbitと大きくはない。またこの世代では、水平方向にレイアウトした磁気双極子を外部磁界によって回転させることでデータを書き換えていた(「トグルモード」と呼ばれる)。トグルモードは書き換え速度が低く、消費電力が大きく、シリコン面積を小さくしづらい。

 次の第2世代(2013年開発)では、電子スピントルクの注入による磁気双極子の反転という画期的な技術を開発し、製品に採用した。外部磁界が不要になり、消費電力が抑えられ、メモリセル面積が小さくなった。製造技術は90nm、記憶容量は64Mbitと256Mbitである。

 電子スピントルクの注入による磁気双極子の反転(磁化反転)とは、スピンの向きがそろった電子をMTJに注入することでMTJを構成する自由層の磁化を反転させる技術である。「スピントルク注入(STT)」と呼ばれる。

 ただし第2世代では磁気双極子のレイアウトが水平方向(水平磁気記録)だったので磁化反転には一定の面積を必要とした。このため、メモリセルを小さくしづらかった。

 そこで次に登場したのが、磁気双極子を垂直方向にレイアウトした第3世代(2016年開発)である。垂直磁気記録の開発により、製造技術を40nmと第2世代の半分以下に縮小できた。記憶容量は256Mbitである。

 続く第4世代(2019年開発)では、製造技術を28nmとさらに縮小し、記憶容量を1Gbitに拡大した。記憶密度は第3世代の3.8倍と大幅に向上した。第2世代からは9.9倍に達する。記憶密度をわずか6年で約10倍に高めたことになる。

Everspinが開発してきたSTT-MRAM技術世代の概要。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から

ルネサスが発売したシリアル入出力のMRAM製品

 ここからは埋め込み磁気抵抗メモリ(eMRAM)の商品化事例に関する講演部分を報告しよう。Samsung、Avalanche、TSMCの順序で簡単に説明していく。

Samsungは2019年3月に28nmのFD-SOI CMOSロジックと互換の埋め込み磁気抵抗メモリ(eMRAM)を開発し、量産を開始したと発表した(参考記事)。TechInsightsの調べによると、このeMRAMは、ソニーが製品化したGPSレシーバー「CXD5605」のシリコンダイに搭載された。pSTT-MRAM技術によるMTJを第6層配線と第7層配線の間に作り込んでいる。eMRAMの記憶容量は8Mbitである。

 Avalancheは、ルネサス エレクトロニクスの小容量不揮発性メモリ製品「M3008204」にAvalancheのeMRAMチップを供給している。記憶容量が8Mbit(すべてeMRAM)のシリアル入出力不揮発性メモリである。製造技術は40nmのCMOSプロセス。pSTT-MRAM技術によるMTJをソース配線(第1層配線)のすぐ下にレイアウトしたため、メモリセル面積がかなり小さい(製造コストを低くできる)。

Avalancheが開発したSTT-MRAMセルアレイの断面を電子顕微鏡で観察した画像。左はワード線方向、右はビット線方向の断面。製造技術は40nmのCMOSプロセス。橙色に着色した部分がMTJ。ソース線(M1)のすぐ下にレイアウトしてある。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から

TSMCは低消費電力マイコンの微細化で埋め込みMRAMを採用

 TSMCは、Ambiq Microの32bit低消費電力マイクロコントローラ「Apollo」シリーズを継続して製造してきた。マイコンのROMには埋め込みフラッシュ(ESF3技術のeFlash)を採用してきた。その最新世代である「Apollo4」では、ROMに初めて独自開発のeMRAMを導入した。

Ambiq Microの32bit低消費電力マイクロコントローラ)「Apollo」のデバイス技術概要。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から

 同シリーズの第4世代品「Apollo4」の製造技術は22nmのCMOSプロセスである。搭載したeMRAMの記憶容量は16Mbit(2MB)、メモリセル面積は0.046平方μm。eMRAMのMTJは垂直磁気記録方式。第3配線と第4配線の間にMTJを作り込んだ。

 前世代品は40nmのCMOSプロセスで製造した。搭載したeFlashの記憶容量は8Mbit(1MB)、セル面積は0.068平方μmである。埋め込みメモリのセル面積で単純に比較すると、第4世代品「Apollo4」のeMRAMセルは、第3世代品のeFlashセルの約3分の2に小さくなっていることが分かる。

Source

コメント

タイトルとURLをコピーしました