Intel Acceleratesで説明するIntel CEO パット・ゲルシンガー氏。2025年に半導体製造技術で他社に対して明確なパフォーマンスリーダーになると宣言
Intelは7月26日(現地時間)にオンライン会見「Intel Accelerates」を開催し、同社の半導体製造技術に関するアップデートを発表した。この中で、Intelは、新しい製造技術の呼び方と2025年までの新しい半導体製造技術のロードマップを発表した。
従来は10nm、7nmのように半導体のゲート長(トランジスタのスイッチ部分の物理的な長さ)により示されていた世代(プロセスノード)の表現は見直され、従来10nm Enhanced Super Finと呼ばれていた世代が「Intel 7」に、これまで7nmと呼ばれてきた同社としては初めてEUVに対応した世代が「Intel 4」に、それ以降は「Intel 3」、「Intel 20A」、「Intel 18A」と呼ばれ2025年までに順次投入される。
2024年に導入されるIntel 20AではRibbon FET(リボンフェット)、PowerVia(パワーヴィア)という新しい技術が導入される計画で、同社CEOのパット・ゲルシンガー氏は「Intelは2025年に製造技術でのリーダーになる」と宣言。新しい技術を導入することで、TSMCなどに奪われている製造技術での技術的なリーダーシップを2025年に奪還することを掲げた。
また、Intelは新しいパッケージング技術として、既に導入している2.5DのEMIB、3DのFoverosに加えて、Foverosの拡張となるFoveros Omni、Foveros Directを導入することを明らかにした。
プロセスノードの世代表現は「ゲート長」からIntel独自の世代表現へ移行
Intel CEO パット・ゲルシンガー氏
Intelは今回の「Intel Accelerates」で、半導体の製造技術に関しての重要なアップデートを行なった。大きくいうと2つあり、1つは「プロセスノード」の呼び方をゲート長による従来の呼び方から新しい呼び方への転換であり、もう1つがそのプロセスノードのロードマップの更新だ。
一般的に半導体業界では半導体の製造技術の世代(プロセスノードと呼ばれる)を説明する場合に、半導体の最小単位であるトランジスタのスイッチ回路である「ゲート」と呼ばれる部分の長さ(ゲート長)で示すのが一般的だ。Intelで言えば、現在の第11世代Coreの製造に利用されている10nmは、ゲート長が10nmであるのでそうした名前がついている。その1つ前の世代は14nmで、2つ前の世代は22nmで、それぞれゲート長が14nm、22nmであることに由来しているわけだ。
ゲートの長さが短くなれば、トランジスタのサイズも小さくなるので、同じダイサイズ(1チップの底面積のこと)であればより多くのトランジスタを詰め込むことが可能になり、半導体の性能が向上することになる。
従来のゲート(プレナーゲート)は2D構造
FinFET以降のゲートは3D構造、単純にゲート長だけで性能を語るのが難しくなっている
ただ、近年はこのゲート長だけで世代の進化を表現するのが難しくなってきている。というのも、Intelが2011年に最初に導入したFinFET、いわゆる3Dゲートトランジスタと呼ばれる3D形状のゲート構造が導入されたことで、2Dの長さを示すゲート長だけでは世代の性能を指し示すことが難しくなってきているのだ。
例えば、Intelは常々自社のプロセスノードは他社の-1世代よりも高い性能を実現すると主張している。例えばIntelの14nmであれば、他の10nmと同等かそれよりも高性能ということになり、10nmであれば他社の7nmと同等かそれよりも高性能とアピールしている。ゲートが3Dになったためそのパラメータも考慮に入れて話をする必要があるため、単純にゲート長だけでは世代の善しあしはもはや比較できないということだ。
Intelのプロセスノードのロードマップ
そこで今回Intelが導入したのが、プロセスノードの世代を、ゲート長ではなくブランド名で表現するという新しいスキームだ。CPUの型番がもはやクロックで表現されておらず、プロセッサーナンバーで表現しているのと同じ仕組みを、プロセスノードにも導入する、いわば「プロセスノードナンバー」のようなものだと考えればわかりやすいだろう。それが「Intel 7」、「Intel 4」、「Intel 3」、「Intel 20A」、「Intel 18A」の各世代となる。
コメント